「時間縮微」替代「幾何縮微」　華為「韜定律」為晶片製造覓新路

（香港文匯報記者 蔡競文）華為日前發表「韜（τ）定律」，提出以「時間縮微」替代「幾何縮微」作為半導體與電子系統演進的新指導原則，引發全球關注。華為公司董事、半導體業務部總裁何庭波隨後向中國科學院科技論文預發平台提交了題為《A Time Scaling Theory for Multi-Layer Electronic Systems（多層電子系統的時間縮放理論）》的英文論文，系統闡述了「韜定律」。文中提到「韜定律」能在提升人工智能（AI）算力上發揮作用，預計現在AI用10秒完成的任務，在未來一年內能縮短到1秒，並預計隨着「韜定律」的應用，晶片產業價值鏈也將重新分配。

業界專家普遍認為，中國企業此次提出的半導體領域發展規律，意味着半導體產業演進不再僅僅依賴晶體管尺寸縮小，而是可以通過系統級的優化實現能效提升，這為產業發展與躍升提供了新思路與重要突破方向，晶片產業鏈亦可能隨着重估，包括封裝產業等有望迎新一輪需求。

何庭波在論文中提出，從對最終用戶的核心影響來看，晶體管變小、互連變集、集成度變高等等之所以能提升晶片性能，本質上都是對時間的壓縮，讓信號傳遞更快，摩爾定律追求的幾何縮微只是壓縮時間的工具之一。由此，華為「韜定律」提出，在晶體管大小不變的前提下，通過系統性縮短信號傳遞的物理距離和邏輯距離實現「τ」也就是時間的縮減，進而提升晶片性能。在這一策略框架下，華為提出的核心技術手段是「邏輯摺疊」。

打個比方來說，傳統晶片設計是蓋平房，一間屋子連着一間屋子。邏輯摺疊則是蓋高樓，每層之間用電梯相連。這樣原本從第一間屋子走到第十間屋子的路程可以縮短成坐電梯從一樓直達十樓，花費的時間隨之減少。

邏輯摺疊的效果如何？何庭波這篇論文公布在麒麟2026上測得的結果。在固定製程節點且未採用新的光刻工藝的情況下，晶體管密度從上一代155MT/mm2躍升至238MT/mm2，此前，實現同等提升幅度通常需要三年的幾何縮放和一次製程工藝換代才能實現。

十年內效能料等同1.4納米

該論文中預計，展望未來十年，邏輯摺疊預計將從局部的關鍵路徑摺疊，發展到全面的多層摺疊，比如每個封裝三個、四個甚至更多層，這意味着更大的性能提升。從2026年到2035年，晶體管密度預計將向400MT/mm2及以上邁進，CPU核心頻率邁向4GHz，這一晶體管的密度水平將「達到1.4納米製程的同等水平」。這意味着，通過邏輯摺疊等技術，在不依賴最先進光刻工藝的前提下，讓晶體管密度達到與傳統1.4納米工藝相當的水平。

該論文還提到，「韜定律」在AI領域有望發揮更大作用，τ（即時間）的縮減速度將遠遠快於移動設備和自動駕駛，按華為的測算及展望，「韜定律」下AI完成同樣任務所需的時間在一年內最快可以從10秒壓縮到1秒。

「韜定律」是什麼?

「韜」是希臘字母τ的音譯。在電路理論中，τ代表時間常數──信號從一種狀態切換到另一種狀態需要的時間。τ越小，電路切換越快。

「時間縮微」取代「幾何縮微」

過去摩爾定律降低τ的辦法是電晶體變小→電路變短→τ自然變小。「韜定律」則以「時間縮微」替代「幾何縮微」，以系統性降低時間常數（韜τ）為目標，通過邏輯摺疊等創新技術，持續壓縮信號傳播時延，不斷提升電晶體密度。

「韜定律」提出從電晶體、電路、晶片和系統四個層級做出優化。具體包括：在電晶體層級優化電阻和寄生電容等；在電路層級優化信號傳輸阻容延遲，依託垂直集成縮短布線長度；在晶片層級優化架構設計、流水線配置等；在系統層級優化通信協議、組網架構等。

【專家之言】中國半導體業正打造自主生態

（記者 郭瀚林 北京報道）知名業內專家、北京約瑟投資有限公司董事長兼總裁陳九霖接受香港文匯報採訪時表示，當下中國晶片產業已經從過去的單一「追趕階段」，進入「生態重塑、部分領跑」的全新階段。未來，中國企業可依託先進封裝、軟硬件適配等優勢，構建自主可控的技術標準與產業生態。但行業也必須清醒認識到，突圍之路並未到終點，高端光刻機、核心零部件等短板依然存在，外部技術封鎖與產業鏈割裂的壓力仍將長期存在。同時，產業長期穩定的政策性資金傾斜、常態化低成本融資支持依然不足，持續拖累產業趕超速度。要持續補短板、強弱項、塑優勢，力求徹底衝破技術封鎖枷鎖，打造全球半導體產業全新格局。

未來須破解中小企融資難

陳九霖指出，半導體屬於重投入、高風險、長周期產業，單條先進製程產線投入超百億元，頭部企業年研發投入動輒數十億元。相較於英偉達等國際巨頭，內地大部分半導體產業始終在資金極度緊缺、融資渠道狹窄、投資回報周期漫長的困境中艱難攻堅。尤其是參與晶片設計、設備、材料環節的中小型企業融資難、融資貴問題突出，多數企業依靠自有資金和民間資本艱難維繫。

「半導體技術迭代永不停歇，持續穩定的大額資本投入是技術突破的根本保障。我國完整的工業體系優勢，離不開廣大中小型企業支撐，資金扶持應進一步覆蓋範圍，推動全產業鏈協同攻堅搭配，完成系統性破局。」陳九霖提出，未來國家層面亟需進一步加大半導體專項基金扶持力度，優化科創企業信貸傾斜政策，開通硬核科技企業融資綠色通道，重點保障中小半導體企業研發攻關與產線落地的資金剛需，以持續充沛的資本活水，護航國產晶片技術迭代、全面趕超。